Instabiles IceStorm-Modul

Dieses Modul ist seit Version 0.45.0 verfügbar.

Hinweis: Dieses Modul ist instabil. Es wird nur als Technologievorschau bereitgestellt. Seine API kann sich zwischen den Versionen beliebig ändern oder es könnte ganz aus Meson entfernt werden.

Verwendung

Dieses Modul bietet eine experimentelle Methode zur Erstellung von FPGA-Bitstreams mithilfe der IceStorm-Toolsuite.

Das Modul stellt nur eine einzige Methode namens project bereit, die wie folgt verwendet wird:

is.project('projname',
  <verilog files>,
  constraint_file : <pcf file>,
)

Die Eingabe für diese Funktion sind die Verilog-Dateien und eine Constraint-Datei. Dies erzeugt Ausgabedateien namens projname.asc, projname.blif und projname.bin. Zusätzlich werden zwei Laufziele namens projname-time für die Durchführung der Zeitverlustanalyse und projname-upload erstellt, das den generierten Bitstream mit der Programmierausführungsdatei iceprog auf ein FPGA-Gerät hochlädt.